FPGA FIFO

(24.05.2018 10:11 )Roland schrieb:  Bin ich richtig mit der Annahme, dass ich mit einem DMA FIFO auch Daten direkt von meinem FPGA auf den PC
übertragen kann? Ich habe das Beispiel aus der LabVIEW-Bibliothek entdeckt: Streaming Data (DMA)
Dann könnte ich den RT-Prozessor umgehen.

Das Problem könnte dann das sein, dass das DMA FIFO zu langsam ausgelesen wird, da die Schleife am PC
nur mit 10Hz läuft. Die Abtastrate am PC ist deshalb so gering, da das VI nur zum Darstellen der Messwerte
und für eine grobe Aufzeichnung dient.

Falls meine Überlegung so stimmt: wie kann ich sicherstellen, dass der DMA FIFO nicht "überladen" wird?

fg Roli

Da habe ich keine Erfahrung, denn sowas mache ich nicht. Wenn ich ein cRIO mit FPGA habe, dann verwende ich auch den RT-Teil. Ich sehe aber immer noch nicht die Notwendigkeit, dass du überhaupt einen FIFO brauchst. Drehzahl Auswertung im FPGA programmieren, dann brauchst du keine Übertragung mit 10 kHz.

FIFO nicht überladen: Daten schnell und oft genug abholen, dann läuft er nicht voll.

Gruß, Jens

Anzeige