Umwandlung von Ticks in Sec und Übertragung an Host

Hi Jens,

danke für die Anregungen. Ich denke daraus könnte man was machen.

Korrigiere mich bitte wenn da ein Gedankenfehler vorliegt: Ich stelle es mir so vor, dass ich mittels Bedienelement zwischen 3 Samplerates wählen kann. Dafür habe ich dann im RT VI eine Verarbeitung, welche die Änderung am Host VI erfasst und die Tick Rate im FPGA per Eingenschaftsknoten verstellt.

Frage 1: Das sollte ja auch WÄHREND der aktiven Datenerfassung möglich sein, oder? Oder denkst Du es macht mehr Sinn die Datenerfassung zu stoppen und mit neuem Interrupt und neuer Sample Rate neu zu starten?
Frage 2: Das mit dem dt könnte interessant sein. Ich habe nämlich schon drüber nachgedacht die Messdaten ohne Zeitinformation zu übertragen und dann im RT VI als Signalverlauf mit dt zu verwursten. Denkt Ihr es macht mehr Sinn einen festen Zeitstempel im FPGA zu erzeugen und mit zu übertragen oder die Rohdaten mit dt und daraus einen Signalverlauf zu generieren??

Die Ressourcen im FPGA sind nicht so mein Problem. Eher die Befürchtung, dass ich bei absoluten Zeitstempeln irgendwann mal einen Überlauf bekomme und somit die Zeit nicht valide ist.

Danke für Eure Hilfe im Voraus!

Andy