PWM-Signal über Dig.Output

' schrieb:einziges manko vl: wenn ich 100% bei der PWM einstell, hab ich trotzdem 10µs low pegel am DO dazwischen! macht jetzt bei dieser anwendung zwar nur einen max. Fehler von 0,5%, aber in zukunft hatte ich vor ein 180kHz signal pulsweitenmoduliert am DO auszugeben und da ist die kleinste periodendauer nur mehr 5.56µs... !!!

hab auch schon probiert die zeit des timers im FPGA VI runter zu stellen, aber es funktioniert bis max. 7µs, dann stimmt die freuquenz nicht mehr überein, weil ja der FPGA länger zum abarbeiten braucht als der timer braucht!

welche lösung wäre daher für die 180kHz am geeignetsten?

mfG

Lösung für 180 kHz --> nimm ein anderes Modul, das 9403 schafft nur max. 7µs gem. Spezifikation

Du hast bei 100% einen Low-Pegel "dazwischen", weil da noch ein Bug im Code war--> berichtigte Version liegt bei. Du musst übrigens nicht ständig die Controls in dem FPGA-VI beschreiben, es reicht, die Werte zu setzen, wenn sich etwas ändert.

Ich hab dann nochmal per SCTL alles an Performance rausgequetscht, was geht, bringen tut's freilich nix, weil der Code vorher schon schneller war, als das Modul schalten kann.


  PWM_v2.LV821.zip (Größe: 51,02 KB / Downloads: 687)