Farbige Blockdiagramme

Das einzige was ich hervorhebe, wenn ich FPGA, RT und Host programmeire sind die zusammengehoerigen Schleifen.
D.h. ich faerbe den Rand der SCTL, TL oder Loop entsprechend der Funktionen ein, damit ich diese auf den ersten Blick erkennen kann.
Ich hasse es absolut wenn der background von einem BD (egal ob main BG oder node BG) eingefaerbt ist...
Macht es absolut schwierig den Code zu lesen bei den vielen unterschiedlichen wire colors