cRIO

' schrieb:Habe den IRQ jetzt eingebaut. Die Datenübertragung per DMA scheint jetzt "sauberer" zu sein, auch wenn die Performance darunter gelitten hat (RT-Leseschleife vorher 80ms, jetzt ca. 120ms).

Was ich aber immer noch nicht verstehe, sind meine sporadischen Abstürze kurz nach dem Starten meiner Applikation :-(( Sobald das FPGA-VI bzw. -Bitfile aufgerufen wird, hängt das cRIO irgendwo und antwortet nicht mehr ("connection lost"). Dann hilft meist nur noch der Neustart des cRIO...

ich hoffe ich versteh dich jetz richtig: Abhol-Schleife ist die, die auf dem RT-Teil läuft, nicht im FPGA?

hmm ... wieso denkst du dass eine schneller laufende "Abholschleife" gleich mehr Performance ist? Die Schleife sollte genau dann ausgeführt werden, wenn genug Werte im FIFO sind um einen "Block" auszulesen. Die Blockgröße legst du ja (in-)direkt fest, somit ist es bei der Abhol-Schleife eigentlich nur wichtig, dass sie jeden anfallenden Block rechtzeitig ausliest. Das ist durch die Kombination Blockgröße festlegen und IRQ setzen wenn die gewünschte Anzahl an Samples aufgelaufen ist ja erreicht.

*blond guck*