2 VI's abwechseln

' schrieb:Daher ist es aus meiner Sicht nur sinnvoll sie ausserhalb der SCTL's anzusprechen. Damit erledigt sich das 'Problem' von selbst.

rüchtüüüüüüch. Da das FPGA Programm vermutlich sowieso in einer While-Schleife läuft kann man in der While-Schleife eine State-Machine bauen und in den States eine SCTL für die Optimierung des Codes verwenden. Hab ich schon mehrfach so praktiziert.