Falsche Amplitude zwischen Input und Output USB-7856R

Hallo,

ich nutze das Modul USB-7856R und möchte im ersten Schritt ein von einem Frequenzgenerator erzeugtes Eingangssignal direkt wieder auf den Ausgang geben. Meine Erwartung/ Hoffnung war, dass das Signal in einem Frequenzbereich von 0-100kHz mit der gleichen Amplitude und einer Zeitverschiebung von 1us (1MHz Abtast- und Ausgaberate und 40Mhz Takt) am Ausgang ankommt.

Die Resultate sind leider nicht wie erwartet und ich würde gerne die Gründe dafür herausfinden:

Ich habe drei verschiedene Schleifen, die im Anhang "Zeitverzögerung Datenerfassung_Datenausgabe_Blockschaltbilder2" abgebildet sind.
Die erste Schleife läuft in 40 ticks ab ; die 2. und 3. Schleife in etwa in 80 ticks.

Das erste Problem ist, dass ich zwischen Eingang und Ausgang nicht die gleiche Amplitude[/b] erhalte!
Input: 10Hz 5Vpp --> Output: 10Hz 1Vpp
Input: 100kHz 5Vpp --> Output 100kHz 0,15Vpp mit leichtem DC-Offset nach oben
--> Es liegt also nicht nur eine falsche Skalierung, sondern auch eine Art Tiefpassverhalten vor und auch noch ein Offset.
Kann dies, falls es nicht an meinem Programm liegt am Anschlussblock (SCB-68) liegen?

Die Zeitverschiebung zwischen den Signalen lässt sich aufgrund falschen Amplitude evtl. nicht richtig vom Oszi ablesen (liegt zwischen 5us und 16us frequenzabhängig!!). Diese scheint jedoch deutlich über 1us zu liegen. Woran liegt das? Was kann ich tun um die Datenerfassung- und ausgabe zu beschleunigen?
Ich nutze Labview 2014.
Ich würde mich sehr über Ideen/Anregungen von eurer Seite aus freuen!

Viele Grüße

anna1217

Hallo anna1217,
wenn ich das VI richtig verstehe, versuchst du gleichzeitig mit drei While Schleifen auf eine USB Schnittstelle zuzugreifen.
Das geht bestimmt nicht schadlos.
Gruß
Freddy

Hallo Freddy,

Zitat:versuchst du gleichzeitig mit drei While Schleifen auf eine USB Schnittstelle zuzugreifen

Nein, hier geht es um Karten-interne Vorgänge auf dem FPGA!

@Anna:
Versuche doch mal, die 3 AI- und 3 AO-Kanäle jeweils mit nur einer IO-Node (die kann man nach unten aufziehen!) zu lesen/schreiben…
Und was passiert, wenn du mit statischen Signalen und/oder nur 1kHz Samplerate arbeitest?

Ohne das ich viel von der FPGA Programmierung verstehe, aber den Unterschied zwischen der 1. und den beiden anderen Schleifen den ich sehe ist:
In der Ersten wird parallel gelesen und geschrieben.
In den beiden anderen wird sequenziell geschrieben und gelesen.
Daher vermute ich die doppelte Zeit.
Gruß
Freddy

Hallo,

Danke erstmal für eure Antworten!
Zitat: Versuche doch mal, die 3 AI- und 3 AO-Kanäle jeweils mit nur einer IO-Node (die kann man nach unten aufziehen!) zu lesen/schreiben…
Und was passiert, wenn du mit statischen Signalen und/oder nur 1kHz Samplerate arbeitest?

Wegen der Amplitude kann ich mir mal ansehen wie ein Gleichspannungssignal aussieht - das habe ich noch nicht gemacht.
Die drei Schleifen sind nach und nach entstanden - nur um zu sehen ob sich zeitlich damit irgendetwas ändert - am Ende benötige ich nur ein Signal!
Ich habe schon mal geschaut, ob sich etwas ändert, wenn ich nur einen Input einlese (Also 2 der schleifen gelöscht). Das ist nicht der Fall!


Zitat:
In der Ersten wird parallel gelesen und geschrieben.
In den beiden anderen wird sequenziell geschrieben und gelesen.
Daher vermute ich die doppelte Zeit.

Das habe ich verstanden - was ich nicht verstehe ist, wieso die im Oszi gemessene Zeitverzögerung die 80 ticks deutlich überschreitet.

Grüße

Anna

Hallo Anna,

Zitat:wieso die im Oszi gemessene Zeitverzögerung die 80 ticks deutlich überschreitet

Die 2.While Schleife hat gegen über der 3. und 1. eine Sequenz, die verlangt sequenzielle Verarbeitung

2. While
Zeit aufnehmen - Messwert Ein- und Ausgeben - Zeit aufnehmen - Zeit berechnen
Die Summe der einzelnen Vorgänge ergibt die Gesamtzeit

1. und 3. While
Nur der langsamste Vorgang ergibt die Gesamtzeit.

Gruß
Freddy

Anzeige

(29.02.2016 14:31 )Freddy schrieb:  1. und 3. While
Nur der langsamste Vorgang ergibt die Gesamtzeit.

Stimmt für die unterste While-Loop nicht. Sowohl die AI-Node als auch die AO-Node brauchen wohl in der Größenordnung von 40 Ticks bei 40 Mhz Clock-Rate (entsprechend der max. Sample-Rate von 1 Mhz). Vgl. hierzu auch http://digital.ni.com/public.nsf/allkb/9...F400656A74

Dazu kommt noch die Logik der While-Loop selber (2 Tick Counts).

Variante 1 wird immer die Schnellste sein, da die AI- und die AO-Node echt parallel im FPGA abgearbeitet werden. Da beide Nodes wohl knapp unter 40 Ticks brauchen, erreichst du hiermit die gewünschte max. Abtast- und Schreibrate von 1 Mhz.

Gruß, Jes

Die Unterschiede zwischen den Schleifen und ihre Schnelligkeit interessieren mich gar nicht in erster Linie!
Ich würde gerne wissen wieso die Zeitverschiebung die ich effektiv am Oszi messe so viel größer ist als die Anzahl der Ticks die das Programm benötigt und wieso die Amlitude nicht stimmt!

Hallo Anna,

was haben die vorgeschlagenen Tests ergeben?
Wie sieht deine elektr. Beschaltung aus? Irgendwelche Filter, Kondensatoren, etc.?

Dann erzähl mal:
Wie hast du die AI konfiguriert (Diff, RSE, NRSE)?
Was hast du wie und wo angeschlossen?

Betreib doch mal ein wenig Debugging und lass dir nur den AI-Verlauf (oder MIN/MAX-Werte des AI) in deinem PC anzeigen...

Gruß, Jens