mehrere VI's parallel am FPGA ausführen

Hallo miteinander,

ich möchte mehrere Labview FPGA VI's parallel am fpga laufen lassen;
ist das möglich? wenn ja wie?


Kurze Projektbeschreibung.

Das ganze ist für eine Steuerung von mehreren Motoren gedacht die mit Inkrementalgebern versehen sind. Also habe ich für die einzelnen Komponenten einzelne VI s erstellt.
Und jetzt möchte ich die einzelnen VI's parallel laufen lassen.
Leider habe ich im Moment nicht die Möglichkeit groß rum zuprobieren, da das FPGA board an der FH ist und ich nicht

schon mal vielen Dank für Euere Unterstützung

Johannes

Anzeige

Hi,

das geht generell nicht. Der FPGA kann immer nur ein VI laufen haben, das aber Sub-VIs haben kann. Wenn man zwei Funktionalitäten ganz ohne Abhängigkeit implementieren will, hat man zwei Möglichkeiten:

- Zwei (mehrere) While-Schleifen im Blockdiagramm des FPGA-VIs, darin jeweils eine Case-Struktur und im jeweiligen True-Case die einzelnen VIs. Dann kann man die auf Knopfdruck starten. Kein Wait im False-Case, das frisst nur einen Zähler. Das Rücksetzen des Knopfes zum Starten jeweils nicht vergessen, sonst läuft alles mehrfach ab.
- Falls der Speicherplatz dann nicht reicht: Man kann dynamisch zur Laufzeit vom Host neue VIs auf den FPGA laden, indem man einfach die Create FPGA Reference nutzt. Dauert aber halt ein paar Sekunden und ich weiß auch nicht, was mit den Ausgängen in dieser Zeit passiert.

Grüße,

ch

Hi chrissy
danke für deine schnelle Antwort;

zu den Sub VIs hätt ich da noch ne kleine Frage:
und zwar ist es hier möglich mehrere Sub VIs gleichzeitig aufzurufen?
sodass die sub VIs gleichzeitig laufen?

mfg Johannes

Hi,

ja, klar. Wie auch sonst musst du ggf. mit den Ressourcen aufpassen udn du müsstest auch aufpassen, dass du wirklich parallel aufrufst, aber sonst spricht da nix gegen...

ch

' schrieb:- Falls der Speicherplatz dann nicht reicht: Man kann dynamisch zur Laufzeit vom Host neue VIs auf den FPGA laden, indem man einfach die Create FPGA Reference nutzt. Dauert aber halt ein paar Sekunden und ich weiß auch nicht, was mit den Ausgängen in dieser Zeit passiert.

zumindest für das 9401 kann ich mit Sicherheit sagen, dass es beim laden eines VIs auf den FPGA Spikes auf zufälligen (?) Leitungen gibt. Ich hab da sogar noch irgendwo einen Screenshot mit dem Oszilloskop von ...

Also danke für euere schnellen Antworten
mit mehreren SubVIs funktionierts jetzt ganz gut

mfg Johannes