Basic Frage zu FPGA-Schleifenzeiten

Servus Zusammen,

ich habe eine kurze Verständnisfrage zu der Einstellung der Schleifenzeiten in einem FPGA VI.

Einige Beispiele (z.B. 9217) setzt das Loop Timer Express VI in eine Sequence vor den eigentlichen Code.
Hier ist eigentlich auch schöne beschrieben, warum diese Art der Implementation keine Auswirkung auf die Schleifenzeit haben sollte:
http://zone.ni.com/reference/en-XX/help/...functions/

In anderen Beispielen wird allerdings auf diese Anordnung verzichtet (z.B. 9201), sondern das Express VI einfach parallel zum code in die Schleife gsteckt.

Was ist denn der Unterschied zwischen beiden Implementationen? Hab ich bei einer einen Vorteil/Nachteil?

Danke schonmal und beste Grüße,
börtschl