Zeiten zum füllen und entleeren von FIFOs

Hallo!

Ich hätte eine Frage zum Zusammenspiel zwischen Füllzeit und Lesezeit eines FIFOs.
Ist es optimal einen FIFO mit der gleichen Zeit zu entleeren wie ich ihn fülle, oder sollten da entsprechende Differenzen herrschen?

In meinem Host VI wird ein FIFO jede Millisekunde beschrieben und ein anderes jede Millisekunde ausgelesen.
In meinem FPGA VI sollen nun die entsprechenden Zeiten zum entleeren des ersten und zum befüllen des 2. FIFO eingestellt werden (mit wait until).
Isdt es nun sinnvoll die beiden FIFOs auch mit 1ms zu entleeren/füllen, oder ist es besser, wenn das entleeren des 1. FIFO schneller von statten geht und das beschreiben des 2. langsamer?

Danke!

Gruß
Marcel

Anzeige