Einige Fragen zu cRIO und FPGA

Hallo LVG
ich beschäftige mich seit Kurzem mit dem Real-Time-Controller cRIO-9002 und den damit verbundenen Modulen [NI 9472 (8-CH Digital Output);
NI 9421 (8-CHannel Digital Input); NI 9215 (4-Ch, +/- 10V Analog Input)], sowie natürlich mit der FPGA-Programmierung unter LabVIEW.
Zu diesen Themen habe ich ein paar Fragen und vielleicht kann mir ja jemand helfen.
Anscheinend kann man auf dem FPGA mehrere LabVIEW-FPGA-Programme aufspielen. Jedenfalls konnte ich 2 kleine Testprogramme jeweils einzeln laufen lassen ohne das diese neu kompiliert werden mussten.
Daher stellt sich mir die Frage,
*Wie groß ist der Speicher des FPGA bzw. wie groß ist den das Gate-Array?
*Und kann ich diese Größe irgendwie abrufen bzw. nachschauen wie voll das Array ist?
*Und wenn ich z.B. 2 Programme auf das FPAG aufgespielt habe, kann ich irgendwie eines dieser Programme auf dem Gate-Array löschen?

' schrieb:Hallo LVG
ich beschäftige mich seit Kurzem mit dem Real-Time-Controller cRIO-9002 und den damit verbundenen Modulen [NI 9472 (8-CH Digital Output);
NI 9421 (8-CHannel Digital Input); NI 9215 (4-Ch, +/- 10V Analog Input)], sowie natürlich mit der FPGA-Programmierung unter LabVIEW.
Zu diesen Themen habe ich ein paar Fragen und vielleicht kann mir ja jemand helfen.
Anscheinend kann man auf dem FPGA mehrere LabVIEW-FPGA-Programme aufspielen. Jedenfalls konnte ich 2 kleine Testprogramme jeweils einzeln laufen lassen ohne das diese neu kompiliert werden mussten.
Daher stellt sich mir die Frage,
*Wie groß ist der Speicher des FPGA bzw. wie groß ist den das Gate-Array?
*Und kann ich diese Größe irgendwie abrufen bzw. nachschauen wie voll das Array ist?
*Und wenn ich z.B. 2 Programme auf das FPAG aufgespielt habe, kann ich irgendwie eines dieser Programme auf dem Gate-Array löschen?

die Größe von deinem Gate-Array hängt davon ab, welche Backplane du verwendest. Es gibt Momentan 4 Versionen: eine 4 Slot Backplane mit einem 1M oder 3M Gatter und eine 8 Slot Version mit einem 1M und 3M Gatter

die Größe es Bitfiles wird im Compile Report angezeigt, der nach dem Kompilieren aufpoppt. Da steht dann z.B. drin 35% vom FPGA werden genutzt, oder so

3. Frage: öhm ... bist du sicher, dass du es geschafft hast 2 FPGA VIs gleichzeitig laufen zu lassen? so weit mir bisher bekannt war kann man immer nur ein bitfile auf den FPGA übertragen und laufen lassen

' schrieb:die Größe von deinem Gate-Array hängt davon ab, welche Backplane du verwendest. Es gibt Momentan 4 Versionen: eine 4 Slot Backplane mit einem 1M oder 3M Gatter und eine 8 Slot Version mit einem 1M und 3M Gatter

die Größe es Bitfiles wird im Compile Report angezeigt, der nach dem Kompilieren aufpoppt. Da steht dann z.B. drin 35% vom FPGA werden genutzt, oder so

3. Frage: öhm ... bist du sicher, dass du es geschafft hast 2 FPGA VIs gleichzeitig laufen zu lassen? so weit mir bisher bekannt war kann man immer nur ein bitfile auf den FPGA übertragen und laufen lassen

Als erstes Dankeschön für die schnelle Antwort
Hat mir aufjedenfall geholfen.
Und das mit den 2 VIs gleichzeitig laufen lassen geht nicht, hab mich da vertan.

' schrieb:Als erstes Dankeschön für die schnelle Antwort
Hat mir aufjedenfall geholfen.
Und das mit den 2 VIs gleichzeitig laufen lassen geht nicht, hab mich da vertan.

Nicht als Top Level VIs zumindest. Man kann aber immer SubVIs machen und diese in einem einzigen Toplevel VI hineinfügen.

Rolf Kalbermatter

' schrieb:Nicht als Top Level VIs zumindest. Man kann aber immer SubVIs machen und diese in einem einzigen Toplevel VI hineinfügen.

Rolf Kalbermatter

ja, das schon, aber das SubVI wird ja auch in der Bitfile mit einkompliliert.

aber selbst wenn wenn das "MainVI" läuft, man ein SubVI aufmacht dann läuft dieses nicht. Wenn man dann auf "RUN" klickt meckert LV rum, meckert LV, dass man doch bitte erst das eine VI beenden soll. Ich hab jetzt nicht probiert, ob das SubVI auf "Run" springt, wenn man es aufmacht BEVOR man das HauptVI startet, das wär vielleicht noch ne Möglichkeit ...