|
Steigende-/Fallende Flanke
|
Wenn dein Problem oder deine Frage geklärt worden ist, markiere den Beitrag als "Lösung",
indem du auf den "Lösung" Button rechts unter dem entsprechenden Beitrag klickst. Vielen Dank!
|
02.09.2008, 19:56
 Beitrag #1 |
R.B.
LVF-Neueinsteiger
Beiträge: 8
Registriert seit: Aug 2008
8.5
-
de
32120
Deutschland
|
Steigende-/Fallende Flanke
Hallo zusammen,
weiss einer wie ich ein FPGA Port Pin auf Steigende-/ bzw. Fallende Flanke prüfen kann?
In VHDL geht es mit rising_edge(PININ).
Danke
|
|
|
|
02.09.2008, 20:02
(Dieser Beitrag wurde zuletzt bearbeitet: 02.09.2008 20:03 von MikeS81.)
Beitrag #2
|
MikeS81
LVF-Gelegenheitsschreiber
Beiträge: 231
Registriert seit: Aug 2008
8.5
2005
de_en
81xxx
Deutschland
|
Steigende-/Fallende Flanke
Hallo R.B.,
du kannst dir den letzten Wert in einem Shiftregister merken und dann mit dem neuen Wert auf größer oder kleiner vergleichen, je nach zu findener Flanke.
Mike
|
|
|
|
|
02.09.2008, 21:01
Beitrag #3
|
|
|
|
|
|
03.09.2008, 06:34
Beitrag #4
|
cb
LVF-SeniorMod
Beiträge: 1.731
Registriert seit: Feb 2006
2018SP1
2001
EN
40xxx
Deutschland
|
Steigende-/Fallende Flanke
ich mach das so:
|
|
|
|
|
03.09.2008, 07:06
Beitrag #5
|
|
|
|
|
|
03.09.2008, 08:10
Beitrag #6
|
|
|
|
|
|
03.09.2008, 12:50
Beitrag #7
|
cb
LVF-SeniorMod
Beiträge: 1.731
Registriert seit: Feb 2006
2018SP1
2001
EN
40xxx
Deutschland
|
Steigende-/Fallende Flanke
' schrieb:Bei Deinem Beislpiel geht einfach der Klugscheißerinstinkt in mir durch, denn es geht doch einfacher so und die boolsche Logik ist selbst-dokumentierend:
[attachment=41734:Flanke.png]
kein Thema, aber ich hab einfach ein Faible für das XOR 
MikeS81 hatte den Größer/kleiner-Vergleich übrigens auch schon vorgeschlagen ...
|
|
|
|
| |
